射频电路设计与调试

提供射频电路设计与调试的专业指导。当用户询问射频电路原理图设计、PCB布局、阻抗匹配、调试技巧等问题时调用。

Install

openclaw skills install @mssnzxm/rf-circuit-design

射频电路设计与调试

一、射频电路设计基础

1.1 设计流程

text

需求分析 → 方案选择 → 器件选型 → 原理图设计 → PCB布局 → 仿真验证 → 样板制作 → 调试测试 → 问题排查 → 优化迭代 → 量产支持

1.2 关键设计原则

text

黄金法则:
1. 阻抗控制: 全程50Ω（或目标阻抗）
2. 最短路径: 射频走线尽可能短
3. 良好接地: 充足的接地过孔
4. 隔离设计: 输入输出充分隔离
5. 去耦完善: 电源去耦电容合理配置

1.3 常用频段参考

应用	频率范围	常用板材	特征阻抗	波长(空气)
GPS L1	1575.42MHz	FR4/Rogers	50Ω	19.0cm
WiFi 2.4G	2400-2500MHz	FR4	50Ω	12.5cm
WiFi 5G	5150-5850MHz	Rogers/Fastrak	50Ω	5.2cm
5G Sub-6 (n78)	3300-3800MHz	Rogers	50Ω	8.3cm
5G Sub-6 (n79)	4400-5000MHz	Rogers	50Ω	6.4cm
WiFi 6E	5925-7125MHz	Rogers	50Ω	4.2cm

二、原理图设计

2.1 射频链路设计

接收链路设计

text

天线 → ESD保护 → 匹配网络 → 滤波器 → LNA → 级间放大 → 混频器/ADC

设计要点:
- LNA输入: 噪声匹配优先，而非功率匹配
- 第一级LNA: 决定整体NF，优化最关键
- 增益分配: 每级增益10-15dB，避免过载
- 滤波器位置: 放在LNA之前抑制干扰，或LNA之后减少插入损耗

发射链路设计

text

DAC/基带 → 滤波器 → 调制器 → 驱动放大器 → PA → 滤波器 → 天线

设计要点:
- PA输入: 确保驱动电平达到P1dB
- PA输出: 负载线设计实现最大功率输出
- 谐波抑制: 输出滤波器抑制2/3次谐波
- 功率检测: 定向耦合器实现VSWR检测

2.2 阻抗匹配网络设计

L型匹配网络

适用场景: 简单匹配，Q值适中，频段宽度要求一般

text

拓扑结构:
        Ls
   ────/\/\/\────┬────
                ═══ Cp
                ─────
                 GND

设计公式:
Q = √(Rhigh/Rlow - 1)
Ls = Q × Rlow / ω
Cp = 1 / (Q × Rhigh × ω)

其中 ω = 2πf

设计案例: 2.4GHz匹配

text

目标: Zs = 100Ω → ZL = 50Ω, f = 2.45GHz

计算:
Rhigh = 100Ω, Rlow = 50Ω
Q = √(100/50 - 1) = √(2 - 1) = 1
ω = 2π × 2.45×10⁹ = 1.54×10¹⁰ rad/s

Ls = Q × Rlow / ω = 1 × 50 / (1.54×10¹⁰) = 3.25nH
Cp = 1 / (Q × Rhigh × ω) = 1 / (1 × 100 × 1.54×10¹⁰) = 0.65pF

实际取标称值: Ls = 3.3nH, Cp = 0.6pF

π型匹配网络

适用场景: 需要阶跃阻抗变换，抑制谐波

text

拓扑结构:
    Cp1        Ls        Cp2
   ════───\/\/\/\/───╪═══
                      ─────
                       GND

设计步骤:
1. 选择带宽/品质因数Q
2. 计算中间阻抗: Rm = Rsource × Q² 或 Rload × Q²
3. 分两步设计两个L型网络

特点:
- π型具有低通特性，可抑制谐波
- 适合PA输出匹配
- Q值越高，带宽越窄

设计案例: 5G PA输出匹配

text

目标: Zs = 5+j10Ω (PA输出) → ZL = 50Ω, f = 3.5GHz

设计步骤:
1. 将PA阻抗转换为导纳: Ys = 1/(5+j10) = 0.08-j0.16 S
2. 选择Q=3获得适度带宽
3. 计算中间阻抗对应导纳: Gm = Q²/Rhigh = 9/50 = 0.18 S
4. 并联Cp1提供 susceptance 补偿
5. 串联Ls变换阻抗
6. 并联Cp2优化匹配

实际取值: Cp1 = 1.8pF, Ls = 2.2nH, Cp2 = 0.8pF

T型匹配网络

适用场景: 高阻抗变换比，需要灵活控制两端Q值

text

拓扑结构:
       Ls1           Ls2
   ──\/\/\/\──┬──\/\/\/\──
              ═══ Cp
              ─────
               GND

设计公式:
Q1 = √(Rsource/Rintermediate - 1)
Q2 = √(Rload/Rintermediate - 1)
Cp = 1 / (ω × Rintermediate × Q1)
Ls1 = Q1 × Rsource / ω
Ls2 = Q2 × Rload / ω

史密斯圆图匹配方法

基础操作原理:

text

史密斯圆图结构:
- 水平直径: 纯电阻线 (左端R=0, 右端R=∞)
- 垂直直径: 纯电抗线 (上端X=+∞, 下端X=-∞)
- 中心点: Z = 50Ω (完美匹配点)
- 上半圆: 感性阻抗 (X>0)
- 下半圆: 容性阻抗 (X<0)

阻抗→归一化: z = Z/50Ω

匹配移动规则:

text

沿等电阻圆移动 (串联元件):
- 串联电感L: 沿等R圆顺时针移动 (X增加)
- 串联电容C: 沿等R圆逆时针移动 (X减少)

沿等电导圆移动 (并联元件):
- 并联电感L: 沿等G圆逆时针移动 (B增加)
- 并联电容C: 沿等G圆顺时针移动 (B减少)

实战案例: 从Z=100+j50Ω匹配到50Ω

text

步骤1: 归一化
z = 100/50 + j50/50 = 2 + j1

步骤2: 确定移动路径
- 当前点位于等R圆R=2的上方(感性区)
- 需要向中心点(1+j0)移动

步骤3: 选择串联电容(逆时针移动)
沿R=2圆向下移动，消去j1感抗
所需电容: Xc = -50Ω
C = 1/(ω×50) = 1/(2π×2.45G×50) = 1.3pF

步骤4: 验证
Z' = 100 - j50 + (-j50) = 100Ω
接近50Ω但还有倍数关系，需继续调整

步骤5: 并联电感匹配
在z'=2处并联电感
目标: 将R=2圆上的点移到R=1圆上
所需并联电感: L = 50/(ω×2) = 3.3nH

2.3 偏置电路设计

LNA偏置电路

标准电路拓扑:

text

              Vcc (2.7-5V)
               │
              ┌┴┐
              │ │ Rbias (偏置电阻)
              └┬┘
               ├─────────────────┐
               │                 │
              ┌┴┐              ┌┴┐
         Lchoke│ │         Cblk│ │ (隔直)
              └┬┘              └┬┘
               │                 │
              ┌┴┐              ┌┴┐
         Cdec1│ │              │ │ LNA
              └┬┘              ┤ │
               │                └┬┘
              GND               GND

去耦电容配置 (金字塔式):
Vcc → [10µF] → [100nF] → [10pF] → LNA_Vcc

各频段电感选择参考:

频段	推荐电感值	最低SRF要求	典型Q值
GPS L1 (1.575GHz)	22-47nH	3GHz	>30
WiFi 2.4G (2.45GHz)	15-33nH	5GHz	>35
WiFi 5G (5.5GHz)	8.2-15nH	10GHz	>40
5G Sub-6 (3.5GHz)	10-22nH	7GHz	>35

偏置电阻计算:

text

公式: Rbias = (Vcc - Vds) / Id

示例:
Vcc = 3.3V, Vds = 2.5V, Id = 10mA
Rbias = (3.3 - 2.5) / 0.01 = 80Ω

常用值: 47Ω, 51Ω, 68Ω, 82Ω, 100Ω

PA偏置电路

大电流供电设计:

text

设计要点:
1. 电源线宽: 100mil/A (最小)
2. 去耦电容: 100µF + 10µF + 100nF + 10pF
3. 上电时序: Vcc先于Vctrl上电
4. 热设计: 温升<25°C

典型电路:
                    ┌──[100µF]──┐
                    │           │
VCC_PA ──┬──[10µF]──┴──[100nF]──┴──[10pF]── PA_Vcc
         │                                      │
        GND                                    GND

GPS LNA完整偏置设计案例

text

设计参数:
- 频率: 1575.42MHz
- 供电: 2.7V
- 电流: 5mA
- 目标NF: <1dB

电路设计:
VCC(2.7V) ──┬──[10µF, 0603]──┬──[100nF, 0402]──┬──[10pF, 0402]──┬── LNA_VCC
            │                 │                 │                │
           GND              GND              GND              GND

偏置电感:
- 型号: Murata LQG15HS27NJ02
- 电感值: 27nH
- SRF: 4.5GHz
- Q值: 35@1GHz

输入隔直电容:
- 型号: Murata GRM1555C1H220JA01
- 电容值: 22pF
- 耐压: 50V
- Q值: >200@1GHz

PCB布局要求:
- LNA输入走线<3mm
- 输入端下方完整地
- 所有GND过孔<100mil间距

2.4 射频开关电路设计

SPST/SPDT开关

text

典型电路 (SP4T):
         RFC
          │
    ┌─────┴─────┐
    │  MXD8641  │
    │           │
    ├─ RF1      │
    ├─ RF2      │
    ├─ RF3      │
    └─ RF4      │

控制逻辑:
V1 V2 | 导通端口
0  0  | RFC-RF1
0  1  | RFC-RF2
1  0  | RFC-RF3
1  1  | RFC-RF4

设计要点:
- 控制电压: 0V/2.8V (CMOS兼容)
- 上拉/下拉电阻: 10kΩ
- 布线: 控制线远离射频线

三、PCB布局设计

3.1 板材选择

板材类型	介电常数(εr)	损耗角正切(tanδ)	适用频段	成本
FR4	4.3	0.025	<3GHz	低
Rogers RO4003C	3.55	0.003	1-10GHz	中
Rogers RO4350B	3.66	0.004	1-20GHz	中
Rogers RT/duroid 5880	2.2	0.0009	1-40GHz	高
Panasonic Megtron6	3.4	0.004	1-10GHz	中高

3.2 层叠设计

四层板设计

text

推荐层叠 (总厚度1.0mm):
┌─────────────────────────────────┐
│ Layer 1 (Top)    │ 射频信号    │ 0.5oz
├─────────────────────────────────┤
│ Layer 2 (GND)     │ 完整地平面  │ 1oz
├─────────────────────────────────┤
│ Layer 3 (Power)   │ 电源平面    │ 1oz
├─────────────────────────────────┤
│ Layer 4 (Bottom)  │ 数字信号    │ 0.5oz
└─────────────────────────────────┘

六层板设计 (推荐用于复杂系统)

text

推荐层叠 (总厚度1.2mm):
┌─────────────────────────────────┐
│ Layer 1 (Top)    │ 射频信号    │ 0.5oz
├─────────────────────────────────┤
│ Layer 2 (GND1)    │ 完整地平面  │ 1oz
├─────────────────────────────────┤
│ Layer 3 (Signal)  │ 敏感信号    │ 0.5oz
├─────────────────────────────────┤
│ Layer 4 (Power)   │ 电源平面    │ 1oz
├─────────────────────────────────┤
│ Layer 5 (GND2)    │ 完整地平面  │ 1oz
├─────────────────────────────────┤
│ Layer 6 (Bottom)  │ 数字信号    │ 0.5oz
└─────────────────────────────────┘

特点:
- 双地平面提供良好隔离
- 射频信号在表层，参考地紧邻
- 电源平面与地平面相邻

3.3 微带线阻抗计算

50Ω微带线参数 (FR4, εr=4.3)

板厚(h)	线宽(w)	线厚(t)	特性阻抗
0.2mm	0.35mm	0.017mm	50Ω
0.4mm	0.70mm	0.017mm	50Ω
0.6mm	1.10mm	0.017mm	50Ω
0.8mm	1.50mm	0.017mm	50Ω
1.0mm	1.90mm	0.017mm	50Ω

50Ω微带线参数 (Rogers RO4003C, εr=3.55)

板厚(h)	线宽(w)	线厚(t)	特性阻抗
0.2mm	0.40mm	0.017mm	50Ω
0.3mm	0.62mm	0.017mm	50Ω
0.508mm	1.10mm	0.017mm	50Ω
0.8mm	1.80mm	0.017mm	50Ω

共面波导 (CPW) 参数

text

结构:
    ┌─────────────────────────┐
    │      信号线 w          │
────┴─────────────────────────┴────
    │  s    │ GND    │ s    │
    
参数关系:
- w/s比决定阻抗
- 两侧GND距离s越近，阻抗越低
- 优点: 便于测试，屏蔽好

典型参数 (50Ω @ 3GHz):
- h = 0.254mm (Rogers)
- w = 0.5mm
- s = 0.15mm
- 间隙g = 0.1mm (走线到via)

3.4 射频走线设计规范

基础走线规则

text

1. 阻抗控制:
   - 单端微带线: 50Ω ±5%
   - 差分微带线: 100Ω ±5%
   - 使用阻抗计算器验证

2. 弯曲规范:
   ┌───────┐         ┌───────┐
   │       │  避免   │       │  正确
   │       │    X    │       │
   └───────┘         └───┬───┘
                          │ 45°角
                          
   最小弯曲半径: 3倍线宽

3. 角度选择:
   - 优选45°角
   - 避免直角
   - 圆弧最佳 (半径>3w)

4. 换层处理:
   - 射频线避免换层
   - 必须换层时:
     ┌─────────┐
     │    ●────┼──●── RF信号
     │    │    │    │
     │  地过孔  │  地过孔
     └─────────┘
   - 信号换层处两侧加接地过孔

间距设计

text

射频线间距要求:
- 同一层相邻射频线: > 3w (w=线宽)
- 射频线与数字线: > 5w
- 射频线与板边: > 3mm
- 天线与其他射频线: > 10mm

差分对间距:
- 差分对内间距: 恒定 (如5mil)
- 差分对间间距: > 10w
- 等长匹配: < 5mil偏差

3.5 接地与屏蔽设计

接地过孔规则

text

过孔间距计算:
λ = c / (f × √εr)  (介质中波长)
过孔间隔 < λ/20

常用频段过孔间距:
┌─────────────┬───────────┬─────────────┐
│  频率       │  λ/20(FR4) │  推荐间距   │
├─────────────┼───────────┼─────────────┤
│  2.4GHz     │  1.5mm    │  1.0mm      │
│  5.8GHz     │  0.6mm    │  0.5mm      │
│  10GHz      │  0.35mm   │  0.3mm      │
└─────────────┴───────────┴─────────────┘

过孔规格:
- 直径: 8-12mil (0.2-0.3mm)
- 焊盘: 16-20mil (0.4-0.5mm)
- 与信号线间距: > 2倍过孔直径

屏蔽腔设计

text

LNA屏蔽腔:
┌─────────────────────────────┐
│  ═══════════════════════   │
│  ║   LNA Circuit          ║ │
│  ║   ┌─────────────────┐   ║ │
│  ║   │                 │   ║ │
│  ║   │    LNA Chip    │   ║ │
│  ║   │                 │   ║ │
│  ║   └─────────────────┘   ║ │
│  ═══════════════════════   │
└─────────────────────────────┘
│ │ │ │ │ │ │ │ │ │ │ │ │ │ │  过孔阵列(每100mil一个)

屏蔽腔设计原则:
- 腔体尺寸: < λ/20 (避免腔体谐振)
- 过孔墙: 贯穿所有层
- 盖板: 导电材料(锣铜或金属片)

3.6 器件布局规范

布局优先级

text

第一优先 (最短路径):
1. 天线连接器 → 保护电路 → 滤波器 → LNA
2. PA输出 → 输出滤波器 → 天线开关

第二优先 (热管理):
1. PA器件靠近PCB边缘或散热孔
2. 电源管理器件远离热敏器件

第三优先 (隔离):
1. 发射链路与接收链路物理分离
2. 敏感小信号远离数字和时钟线

关键器件布局

text

LNA布局:
┌─────────────────────────────────┐
│  ANT                           │
│   │                            │
│  [ESD]                         │
│   │                            │
│  [匹配网络]  ←─ 保持对称       │
│   │                            │
│  [LNA]      ←─ 输入端朝上      │
│   │                            │
│  [输出匹配]                     │
└─────────────────────────────────┘
要点:
- 输入路径最短
- 输入输出成180°或90°
- 接地焊盘下有过孔

PA布局:
┌─────────────────────────────────┐
│         输出滤波器              │
│   │                            │
│  [PA]                          │
│   │                            │
│  [输入匹配]                     │
│   │                            │
│  [驱动控制]                     │
└─────────────────────────────────┘
要点:
- 输出端朝外
- 散热片朝下或边缘
- 大电流路径宽而短

四、调试与测试

4.1 调试准备

必备工具

text

1. 仪器设备:
   - 矢量网络分析仪 (VNA): E5071C或同等
   - 频谱分析仪: N9020B或同等
   - 直流电源: 0-30V, 0-5A
   - 万用表: 4位半精度

2. 焊接工具:
   - 热风枪: 温度可调 (200-400°C)
   - 电烙铁: 尖头 (30W)
   - 焊锡: 0.5mm直径

3. 耗材:
   - 0402/0201电阻电容样品
   - 射频电缆: SMA-SMA, 1m
   - 焊接助焊剂

测试点设计

text

必需测试点:
┌─────────────────────────────────────┐
│                                     │
│    ┌───┐                    ┌───┐  │
│    │ANT│  ←── 50Ω测试点     │OUT│  │
│    └───┘                    └───┘  │
│                                     │
│           [被测电路]                │
│                                     │
│    ┌─────────────────────────┐     │
│    │ TP1  TP2  TP3  TP4  GND │     │
│    └──┴──┴──┴──┴──┴──┴──┴──┘     │
│                                     │
└─────────────────────────────────────┘

测试点规格:
- 直径: 0.5mm (20mil)
- 间距: 1.27mm (50mil) - 适应探头
- 材质: 锣铜焊盘
- 标记: 清晰丝印标识

4.2 网络分析仪调试

校准流程

text

校准件连接顺序:
1. Open: 校准件开路端
2. Short: 校准件短路端
3. Load: 50Ω精密负载
4. Through: 校准件直通

校准后验证:
- Open: S11应在圆图开路点
- Short: S11应在圆图短路点
- Load: S11应在圆图中心
- Through: S21应为0dB

校准有效期:
- 室温: 4小时
- 温度变化>5°C: 重新校准
- 连接线变动: 重新校准

S参数测量

text

测量设置:
- 频率范围: 覆盖被测件全频段
- 点数: 1601点 (保证分辨率)
- 中频带宽: 100Hz-1kHz
- 激励功率: -20dBm (避免压缩)

测量项目:
S11 (输入回波损耗):
- 要求: <-10dB (VSWR<2:1)
- 测量: Marker读取最小值点

S21 (增益/插入损耗):
- 要求: 满足链路预算
- 测量: Marker读取通带内值

S22 (输出回波损耗):
- 要求: <-10dB
- 测量: 输出端接50Ω负载

4.3 匹配调试流程

分步调试法

text

步骤1: 静态测试
- 测量各点DC电压
- 确认电流正常
- 检查控制信号

步骤2: 传输测量 (S21)
- 从输出向输入逐级测量
- 定位增益损失点
- 记录每级增益

步骤3: 反射测量 (S11/S22)
- 测量输入匹配
- 测量输出匹配
- 确定调整方向

步骤4: 迭代优化
- 先调输出匹配
- 再调输入匹配
- 反复验证S11和S21

步骤5: 验证测试
- 全频段S参数
- 噪声系数
- 边界条件测试

常见问题与解决

text

问题1: S11在中心频率好，但带宽窄
原因: Q值过高
解决: 减小电感或电容值，降低Q值

问题2: S21增益不足
原因: 匹配偏离或级间损耗
解决: 检查每级增益分布，调整匹配

问题3: S22恶劣
原因: 输出匹配问题
解决: 从输出级开始重新匹配

问题4: 带内纹波
原因: 多级反射叠加
解决: 改善各端口匹配，尤其反向隔离

问题5: 频率偏移
原因: 器件容差或寄生参数
解决: 微调匹配元件值

4.4 噪声系数调试

级联NF计算

text

公式: NF_total(dB) = 10log(F1 + (F2-1)/G1 + (F3-1)/(G1×G2) + ...)

示例 (三级LNA):
- LNA1: NF=0.8dB, G=15dB
- LNA2: NF=1.2dB, G=20dB
- LNA3: NF=2.0dB, G=10dB

计算:
F1 = 10^(0.8/10) = 1.20
F2 = 10^(1.2/10) = 1.32
F3 = 10^(2.0/10) = 1.58
G1 = 10^(15/10) = 31.6
G2 = 10^(20/10) = 100

NF_total = 1.20 + (1.32-1)/31.6 + (1.58-1)/(31.6×100)
         = 1.20 + 0.010 + 0.0002
         = 1.21

NF_total(dB) = 10log(1.21) = 0.83dB

结论: 第一级决定整体NF

NF优化措施

text

1. 第一级LNA优化:
   - 最小化输入路径损耗
   - 优化输入噪声匹配
   - 确保良好接地

2. 干扰抑制:
   - 屏蔽敏感电路
   - 滤波处理干扰源
   - 走线远离干扰路径

3. 器件选择:
   - 选择NF更低的LNA
   - 评估Fmin和Γopt
   - 考虑噪声与线性度权衡

五、设计检查清单

5.1 原理图检查

text

电气检查:
□ 器件型号与数据手册一致
□ 电源电压/电流满足要求
□ 偏置电路计算正确
□ 匹配网络元件值合理
□ 控制信号逻辑正确
□ GPIO上下拉配置正确
□ 使能信号时序正确

器件检查:
□ 器件位号唯一
□ 器件封装一致
□ 极性方向标注清晰
□ Pin脚定义正确

设计规范:
□ 50Ω匹配端口标注
□ 关键信号标注
□ 测试点添加完整
□ ESD保护器件添加

5.2 PCB检查

text

叠层检查:
□ 层数满足需求
□ 阻抗控制参数定义
□ 参考地完整无分割
□ 电源地与信号地分开

布局检查:
□ 器件优先级布局正确
□ 射频路径最短
□ 输入输出隔离良好
□ 热敏感器件远离热源
□ 连接器位置便于装配

走线检查:
□ 阻抗控制线宽正确
□ 弯曲角度符合规范
□ 间距满足要求
□ 差分对等长匹配
□ 过孔数量足够

接地检查:
□ 接地过孔间距<λ/20
□ 器件接地焊盘有过孔
□ 地平面完整无slot
□ 屏蔽腔过孔贯通

5.3 信号完整性检查

text

射频信号:
□ S11全频段<-10dB
□ S21满足增益预算
□ S22全频段<-10dB
□ 隔离度满足要求

电源完整性:
□ 电源纹波<50mV
□ 去耦电容布局合理
□ 电源平面低阻抗
□ 地回路无冲突

EMI/EMC:
□ 发射测试预审
□ 敏感信号屏蔽
□ 时钟走线包地
□ 连接器滤波

5.4 可制造性检查

text

PCB加工:
□ 线宽线距>6mil
□ 最小过孔0.3mm
□ 阻焊开窗正确
□ 丝印清晰不重叠

装配:
□ 器件间距>0.5mm
□ 极性方向唯一
□ BGA/DFN可焊接
□ 测试点可探针

可靠性:
□ 热膨胀系数匹配
□ 焊点可靠性足够
□ 过孔承载电流
□ 屏蔽可维护性

射频电路设计与调试

Install

射频电路设计与调试

一、射频电路设计基础

1.1 设计流程

1.2 关键设计原则

1.3 常用频段参考

二、原理图设计

2.1 射频链路设计

接收链路设计

发射链路设计

2.2 阻抗匹配网络设计

L型匹配网络

π型匹配网络

T型匹配网络

史密斯圆图匹配方法

2.3 偏置电路设计

LNA偏置电路

PA偏置电路

GPS LNA完整偏置设计案例

2.4 射频开关电路设计

SPST/SPDT开关

三、PCB布局设计

3.1 板材选择

3.2 层叠设计

四层板设计

六层板设计 (推荐用于复杂系统)

3.3 微带线阻抗计算

50Ω微带线参数 (FR4, εr=4.3)

50Ω微带线参数 (Rogers RO4003C, εr=3.55)

共面波导 (CPW) 参数

3.4 射频走线设计规范

基础走线规则

间距设计

3.5 接地与屏蔽设计

接地过孔规则

屏蔽腔设计

3.6 器件布局规范

布局优先级

关键器件布局

四、调试与测试

4.1 调试准备

必备工具

测试点设计

4.2 网络分析仪调试

校准流程

S参数测量

4.3 匹配调试流程

分步调试法

常见问题与解决

4.4 噪声系数调试

级联NF计算

NF优化措施

五、设计检查清单

5.1 原理图检查

5.2 PCB检查

5.3 信号完整性检查

5.4 可制造性检查

Related skills