Cadence

全球三大EDA巨头之一，提供芯片设计全流程工具，支持2nm以下先进制程，2024年营收约41亿美元。

铿腾电子 · Cadence Design Systems

"芯片设计的画笔"——EDA行业比喻

Cadence Design Systems是全球电子设计自动化(EDA)领域的领导者，总部位于加州圣何塞。公司与Synopsys、Siemens EDA形成三寡头格局，为半导体行业提供不可或缺的芯片设计软件。2024年营收约41亿美元，客户涵盖所有主要芯片设计公司，其工具是先进制程芯片设计的必备基础设施。

---

历史时间线

时期	关键事件
1988	SDA Systems与ECAD合并成立Cadence
1990	推出Verilog-XL仿真工具，成为行业标准
1994	收购OrCAD进入PCB设计市场
2002	推出首个系统级验证平台Palladium
2012	发布Virtuoso定制IC设计平台重大更新
2018	收购AwaC推进电磁仿真技术
2020	推出Cerebras AI驱动的芯片设计优化
2021	发布Tensilica DSP处理器IP
2022	收购Continuum推进系统仿真能力
2023	AI驱动的芯片布局工具大幅缩短设计周期
2024	3nm/2nm节点设计工具量产验证完成
2025	全面拥抱AI辅助芯片设计自动化

---

业务结构分析

数字IC设计

涵盖RTL到GDSII全流程，包括逻辑综合、布局布线、物理验证，支持2nm及以下最先进制程

模拟与定制IC

Virtuoso平台是全球模拟芯片设计标准工具，支持RF、混合信号和定制电路设计

验证与仿真

Palladium硬件仿真和Xcelium逻辑仿真，满足百亿门级SoC验证需求

IP与系统

提供处理器IP、接口IP、存储器编译器和3D-IC封装解决方案

---

🔑 核心护城河

    [芯片设计公司] --> Cadence EDA工具
           |                    |
    ARM/RISC-V生态           台积电工艺库
           |                    |
           v                    v
       [设计工具链垄断] --> [芯片必须验证通过]
           |
           v
    [持续订阅收入] --> [新一代制程工具]

1. 寡头垄断：与Synopsys、Siemens EDA三足鼎立，合计占EDA市场超75%
2. 技术壁垒：EDA工具需要与晶圆厂工艺深度耦合，新进入者难以复制
3. 生态锁定：芯片设计流程一旦建立，迁移成本极高，客户粘性强
4. AI先发：率先将AI融入芯片设计自动化，领先竞争对手一代

---

关键数据

指标	数值
2024年营收	约41亿美元
全球EDA排名	第3位（三巨头之一）
订阅收入占比	约85%
研发费用率	约35%营收
员工总数	约11,000人
总部所在地	加州圣何塞
毛利率	约82%
客户覆盖	全球前50芯片公司100%
市值	约900亿美元
年增长率	约13%
IP产品线	处理器、接口、存储等
支持最先进制程	2nm及以下

---

值得了解

• EDA工具之于芯片，如同编译器之于软件——没有它们，现代芯片无法设计

• Cadence的仿真平台Palladium运行一台需要数百台服务器集群的算力

• 一颗先进SoC芯片的设计数据量可达数TB，需要数月计算完成布局布线

• 全球几乎所有智能手机和PC的芯片都经过了Cadence工具的设计或验证

• Cadence创始人Jim Solomon曾是GE的工程师，创立前公司在PCB设计领域已有积累

• 公司每年处理的芯片设计项目超过50,000个

• EDA行业的竞争格局自2010年以来几乎没有变化，三巨头地位稳固

• Cadence在AI芯片设计自动化方面投资超过10年，近期才开始大规模商用